Abschlussarbeit zur Implementierung einer ASIC Datenschnittstelle auf einem FPGA

Deine Aufgaben: 

• Durchführung einer Machbarkeitsstudie basierend auf einer bereits vorhandenen HW auf der Grundlage eines ZYNQ-FPGA
• Programmieren des FPGA in Verilog
• Integration der implementierten Schnittstelle mit dem Host-System (Intel-CPU) über PCIe und dem ASIC
• Aussuchen einer passenden HW-Plattform für ein zukünftiges Serienprodukt

Deine Qualifikationen: 

• Studium im Bereich Elektrotechnik oder Technische Informatik oder in einem vergleichbaren Bereich
• Kenntnisse in der Programmierung von Mikrocontrollern und in der Hardwarebeschreibungssprache VHDL oder vorzugsweise Verilog 
• Selbstständige Arbeitsweise, Teamfähigkeit
   

Bei uns erwartet Dich:

• Das gute Gefühl der sicheren und soliden Basis eines finanziell unabhängigen Familienunternehmens
• Freiheit für Erfindergeist, Innovationskraft und die Umsetzung eigener Ideen
• Wettbewerbsfähige Vergütung mit attraktiven Sonderleistungen und Vergünstigungen
• Gegenseitiger Respekt und Wertschätzung – unabhängig von Geschlecht, Nationalität, Behinderung, Alter und Identität
• Lebenslanges Lernen mit sehr guten Bedingungen für die individuelle Weiterentwicklung
• Flexible Arbeitszeitmodelle in Abhängigkeit vom jeweiligen Arbeitsplatz für eine ausgewogene Work-Life Balance
• Modernste Arbeitsumgebung, Infrastruktur und Kommunikationstechnologien
• Ein toller Familien- und Gesundheitsservice zum Wohlfühlen

Mehr Informationen zu unseren Benefits und Festo als Arbeitgeber findest Du hier.

Ansprechpartner: Dina Majid, +49(711)347-55030

Referenzcode: 11673